组合逻辑电路(半加器全加器及逻辑运算)实验