状态机及其VHDL设计