VHDL结构体的数据流描述法