VHDL语言的AD采样控制器设计