Verilog程序设计-八位循环移位寄存器
-
Verilog程序设计-八位循环移位寄存器
-
基于Verilog的八位移位寄存器(完整版)doc资料
-
基于Verilog设计的双向32位移位寄存器
-
16位循环移位寄存器的设计并扩展循环移位、逻辑移位、算术移位 -vlsi超大规模集成电路设计
-
第5章 时序电路的Verilog设计
-
第4章 时序电路Verilog设计
-
北大Verilog课件-16Verilog存储器设计
-
北大Verilog课件--16_Verilog存储器设计
-
8位移位寄存器的电路设计与版图实现要点
-
一种基于移位寄存器的CAM的Verilog HDL实现
-
10进制计数器的verilog设计
-
verilog编写的全数字锁相环的代码
-
16位乘法器学习笔记(Verilog语言源程序+仿真程序)
-
EDA第5章 时序电路的Verilog设计-2014
-
密码学第7讲 移位寄存器序列简介
-
嵌入式之Verilog电路设计
-
8位串入并出移位寄存器电路的设计
-
数字逻辑课件第6章寄存器与移位精品
-
Verilog程序设计-数字时钟
-
基于-verilog的数字时钟设计
-
FPGA和Verilog设计中的latch锁存器的问题
-
进制计数器verilog
-
verilog实现任意位二进制转换BCD
