Verilog设计练习