Verilog中assign语句讲解