Verilog状态机设计