计时器的VHDL设计