使用Verilog的基本概念