学习Verilog注意的问题