006 Verilog HDL 综合设计实例