Verilog HDL综合设计实例