Synopsys 实验系列1_HDL语言_VHDL & Verilog