基于VHDL循环码编译码器
-
基于VHDL循环码编译码器(包含编码部分和纠错部分还有译码部分)
-
基于VHDL循环码编译码器
-
基于VHDL的循环码编译码器的设计
-
基于VHDL语言的(7,4)汉明码编译码的设计
-
基于VHDL的编码器和译码器的设计
-
VHDL的编码器和译码器的设计 (2)
-
VHDL的编码器和译码器的设计
-
基于VHDL语言38译码器
-
VHDL语言设计译码器
-
(完整)循环码的编码与译码
-
循环码编译码实验
-
编码器的设计VHDL
-
EDA技术VHDL语语言编写译码器
-
第3部分VHDL编程基础
-
循环码的编码与译码
-
循环码的编译码方法
-
3-8译码器的VHDL设计
-
用VHDL设计三八译码器。。超赞版
-
VHDL实验二 3×8译码器的设计
-
VHDL编程基础
-
EDA期末设计之VHDL的3-8译码器
-
利用VHDL语言设计一个8位8421码到8位格雷码的编码器
-
实验六-循环码编译码实验
-
基于VHDL的卷积码编解码器的设计报告
