基于VHDL循环码编译码器(包含编码部分和纠错部分还有译码部分)
-
基于VHDL循环码编译码器(包含编码部分和纠错部分还有译码部分)
-
基于VHDL循环码编译码器
-
基于VHDL的循环码编译码器的设计
-
VHDL的编码器和译码器的设计 (2)
-
基于VHDL的编码器和译码器的设计
-
基于VHDL语言的(7,4)汉明码编译码的设计
-
VHDL的编码器和译码器的设计
-
EDA期末设计之VHDL的3-8译码器
-
基于VHDL语言38译码器
-
3-8译码器的VHDL设计
-
第7讲编码器与译码器
-
VHDL语言设计译码器
-
(完整)循环码的编码与译码
-
第3章 3编码译码器
-
译码器Decoder实例74HC138复习
-
利用VHDL语言设计一个8位8421码到8位格雷码的编码器
-
第四章编码器与译码器(“译码器”相关文档)共28张
-
VHDL实验二 3×8译码器的设计
-
第09讲编码器和译码器
-
编码器的设计VHDL
-
译码器和编码器.ppt
-
第三章 编码器与译码器及其应用
-
VHDL实验报告3-8译码器
-
第4章 编码与译码
